RS 触发器的逻辑功能 RS 触发器原理详解

核心结论是 RS 触发器是最基础的双稳态时序逻辑单元，拥有两个稳定状态，也就是置 1 和置 0，两个输入端分别是 R 复位端 S 置位端，输出端是 Q 和反相输出 Q 非，核心能力就是记忆一位二进制数据，收到置位信号之后输出保持 1，收到复位信号之后输出保持 0，在没有有效输入的时候，输出状态会一直维持不变，这就是它最核心的锁存记忆特性，RS 触发器分为基本 RS 触发器和同步 RS 触发器两大类，基本 RS 触发器由两个与非门或者两个或非门交叉耦合构成，不需要时钟，输入信号变化就立刻改变输出，同步 RS 触发器增加时钟 CP，只有时钟有效时刻才响应 RS 输入，平时输入变化不会改动输出，是构成 JK 触发器 D 触发器 T 触发器的基础底层单元，数字电路课程里面 RS 触发器是时序电路入门重点，理解 RS 触发器之后，才能继续学习更复杂的时序器件。之所以 RS 触发器可以实现记忆，是因为两个门电路输出交叉反馈到对方输入端，形成闭环反馈，一旦状态翻转之后，依靠反馈信号维持当前状态，不需要持续输入信号，这个闭环反馈就是双稳态的根本来源，同时 RS 触发器存在约束条件，R 和 S 不能同时为有效电平，否则会出现输出冲突，状态不确定，这个是 RS 触发器最重要的缺点，也是后续衍生其他触发器的原因。

基础定义对照表

分层深度讲解

基本 RS 触发器 与非门构成

由两个与非门交叉耦合，低电平有效，也就是 R 杠 S 杠输入

输入组合逻辑功能

1 S 杠有效 R 杠无效 置位，Q=1，Q 非 = 0

2 R 杠有效 S 杠无效 复位，Q=0，Q 非 = 1

3 R 杠 S 杠都无效 保持，输出维持原来状态不变

4 R 杠 S 杠同时有效 非法状态，Q 和 Q 非都会变成高电平，输入撤销之后最终状态无法确定，属于禁止组合

基本 RS 触发器 或非门构成

由两个或非门交叉耦合，高电平有效，R S 是高电平有效

输入组合逻辑功能

1 S=1 R=0 置位 Q=1

2 R=1 S=0 复位 Q=0

3 R=0 S=0 保持原有状态

4 R=1 S=1 非法状态，输出冲突，属于禁止输入

同步 RS 触发器

同步 RS 触发器在基本 RS 触发器基础上增加 CP 时钟控制门，只有 CP 等于有效电平的时候，RS 输入才能作用到触发器，CP 无效的时候，不管 RS 怎么变化，输出都保持不变

逻辑真值表

RS 触发器特点总结

优点 结构简单，实现一位记忆，是所有时序触发器的基础

缺点 存在约束条件，RS 不能同时有效，存在不定态，这个缺陷限制它直接大规模使用，所以后续演化出 D 触发器 JK 触发器，消除不定态问题

应用场景

1 按键消抖电路，基本 RS 触发器可以消除机械按键抖动产生的多次跳变

2 寄存器 锁存器底层单元

3 简易状态锁存，手动置位复位控制

时序要点

基本 RS 触发器是异步触发，输入信号一旦有效，输出立刻翻转，没有时钟同步

同步 RS 触发器是电平触发，在时钟有效电平持续期间，如果 RS 输入发生变化，输出会跟着多次翻转，也就是空翻现象，这也是同步 RS 触发器的缺陷

总结，RS 触发器核心逻辑就是置位 复位 保持，还有禁止不定态四种功能，分为低有效与非门版本和高有效或非门版本，同步 RS 触发器增加时钟控制，但是依旧保留 RS 不能同时有效的约束，它是时序逻辑电路最基础的双稳态单元。

【常见问题】

问题 1 RS 触发器的逻辑功能，RS 触发器为什么会出现不定态

回答 1 RS 触发器的逻辑功能，RS 触发器在 R 和 S 同时为有效电平之后，输入撤销会出现不定态，RS 触发器的逻辑功能里面这个组合属于禁止输入，所以设计电路要避免 R S 同时有效。

问题 2 RS 触发器的逻辑功能，同步 RS 触发器和基本 RS 触发器差别是什么

回答 2 RS 触发器的逻辑功能，基本 RS 触发器没有时钟，输入变化立刻改变输出，同步 RS 触发器的逻辑功能是增加 CP 时钟，只有时钟有效时才响应 RS 输入，CP 无效时保持状态。

问题 3 RS 触发器的逻辑功能，RS 触发器能不能用来记忆一位二进制数据

回答 3 RS 触发器的逻辑功能，RS 触发器具备双稳态锁存特性，可以记忆一位二进制数据，RS 触发器的逻辑功能依靠交叉反馈实现状态保持，是寄存器的基础单元。

【免责申明】

本文属于数字电路基础知识科普，不同教材对于 RS 触发器有效电平标注存在符号差异，做题和工程设计请以对应教材或者器件手册为准，电路搭建实验请注意电源匹配，错误接线会造成器件损坏，实验风险由操作者自行承担。